思い立ったきっかけ〜完成まで

私が大学生だった1980年代の半ば、まだ6502や6809、Z80などの8ビットマイコンが全盛で、CPUクロックといえば4MHzくらいの頃のことです。
数学が得意な、ある学友が教えてくれたのが、この魅惑の世界［マンデルブロ集合］でした。
とてもシンプルなひとつの数式から、無限に複雑でかつ美しい模様が生まれることの不思議さに、たちまち虜になりました。

しかし当時のマシンスペックといえば、冒頭のとおり。
現在のようなオンチップの浮動小数点演算ユニットなんて考え及びもしなかった時代です。
1枚の画像を得るのに一昼夜以上かかることはざらでした。
しかも、描いてみないとどんな絵になるのかわかりません。
一晩待って「ガッカリ」ということもざらでした。

『これは耐えられん・・・』

というわけで、マンデルブロしか能がない、でも高速な専用ハードウェアを作ってしまいました。

　・・・　と文章で書くと1行なのですが、完成までに実に丸2年かかりました。

この Pyxis についての思い出は尽きません。
家賃5千円の格安下宿とパンの耳で生きていた貧乏学生にとって、まずは予算が問題でした。
当然プリント基板化なんて有り得ません。出費は労力でカバーです。
"部品代だけで3万円まで"を目安に、手配線で作れることを前提条件として、
できるだけ好成績が得られる回路を考え始めました。

講義に出てもうわの空です。
TTL IC規格表を持ち歩き、難解なパズルを解くように、ひたすら回路を考えてました。
そして設計完了から約半年、ひたすらユニバーサル基板に手配線しました。

もちろんオシロやロジアナなどの測定器は持っていませんでした。
回路の規模や複雑さを考えると、実際に形になってからミスを見つけ出すことは、まず不可能と思われました。

そのため、一発完動を目指して、ゆっくりと時間をかけて設計、製作しました。
幸いにも時間はありましたので、ミスの無いように慎重に、慎重に事を運びました。

永かった配線作業が終わり、
取り急ぎテストプログラムを書いて、
マンデルブロの「雪だるま」が表示されたとき　・・・

　・・・　うれしかったですね。これは筆舌に尽くせません。1988年の暮れでした。

結果は以下の通りです。
○構成
・内部データ形式
　　実数部、虚数部各64ビット固定小数点（整数部4ビット、小数部60ビット）。十進有効桁18桁。
・主な動作
　　ホストとのインターフェースは8ビットCPUバス形式。まず実行に先立って、ホストにより描画領域の左下隅の複素座標と、ピクセル間隔、最大反復回数をそれぞれレジスタに設定しておく。その後実行開始フラグをセットすると計算が開始される。マンデルブロ集合の漸化式に従って、発散するとみなされるまでの反復演算回数が計算され、結果レジスタに返される。計算は描画領域の左下隅から右へ400ピクセル、上へ320ピクセル分が自動的に順次実行される。実行開始後、ホストは各ピクセルの計算完了フラグ及び結果レジスタを読み出して、反復回数に従った色で画面に順次描画していくだけでよい。
・回路構成の概要
　　漸化式の反復計算を実行する5つの演算ループと、全体の制御回路で構成される。各演算ループは2段のパイプラインになっており、2ピクセル分が同時に処理される。2次のBoothアルゴリズムによる64ビット乗算回路3個、キャリー保存型加算回路8個、同減算回路1個、発散判定回路3個。
・使用半導体
　　標準TTL IC（LS、ALS、Fシリーズ）360個、オシレータモジュール1個の計361個。
○かかった費用
　　IC代で￥30,780。
○実行速度
　400ピクセル×320ピクセル全てがマンデルブロ集合に含まれる場合（＝ワーストケース）で、最大反復回数を256回とした時、
・比較対象1
　　自作CP/Mマシン（Z80A、クロック4MHz）　・・・　85時間20分。
・比較対象2
　　研究室にあったPC98XL2（80386、クロック16MHz、NDP80387付き）　・・・　3時間33分20秒。
・Pyxis
　　比較対象1をホストとして　・・・　83.9秒。
となりました。Pyxisを用いない場合と比べて3,662倍、当時最高速クラスの386＋387マシンと比べても153倍の高速化が得られました。

そして、完成からずっと後の1994年に、ＣＱ出版社の『インターフェース』誌上で開催された『ハードウェア設計コンテスト』の自由課題部門において、優秀賞をいただくことができました。